PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-352927

(43) Date of publication of application: 24.12.1999

(51)Int.CI.

GO9G 3/28

GO9G 3/20 GO9G 3/20

(21)Application number: 10-156362

(71)Applicant : NEC CORP

(22)Date of filing:

04.06.1998


(72)Inventor: SANO YOSHIO


(54) DRIVING UNIT FOR PLASMA DISPLAY PANEL

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce required electric power consumption by driving a plasma display panel using a highly efficient drive wave form while regenerating electric power.

SOLUTION: A switch SW4 is opened and a switch SW1 is closed at a time T2 to be charged to a panel capacitance CP1. The switch SW1 is opened at a time T3 when a voltage of a terminal TP1 is one-half or more of a voltage of a connecting terminal TP2 and a VS or less. A switch SW3 is turned on from a time T4 when the Adoption voltage of the terminal TP1 comes to a holding voltage or more to a time T5 when returned to the holding voltage, a diode DD3 is made conductive, and the voltage of the terminal TP1 is clamped to the holding voltage. Although the switch SW3 is opened and the SW2 is closed at a time T6, the switch SW2 is opened before a time T7 because electric power is spent wastefully by a current owing to electromotive force, and energy of a coil L1 is recovered into a capacitor CP2. The diode





DD3 is connected to the switch SW3 in series to generate a holding pulse voltage wave form for overshoot while functioning an electric power regenerating circuit.

LEGAL STATUS

[Date of request for examination]

04.06.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3114865

[Date of registration]

29.09.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A) (11)特許出願公開番号

特開平11-352927

(43)公開日 平成11年(1999)12月24日

(51) Int.Cl. ⁸		識別記号	FΙ			
G 0 9 G	3/28		G 0 9 G	3/28	J	
	3/20	6 2 1		3/20	6 2 1 G	
		6 2 4			624L	

審査請求 有 請求項の数9 OL (全 23 頁)

(21)出願番号	特顧平10-156362	(71) 出願人 000004237
		日本電気株式会社
(22)出願日	平成10年(1998) 6月4日	東京都港区芝五丁目7番1号
		(72)発明者 佐野 与志雄
		東京都港区芝五丁目7番1号 日本電気株
	•	式会社内
	•	(74)代理人 弁理士 山下 穣平

(54) 【発明の名称】 ブラズマディスプレイパネルの駆動装置

(57)【要約】

【課題】 プラズマディスプレイパネルの消費電力を低 減させるべく維持パルスを改善する。

【解決手段】 電極間に放電を起とさせた後に、両電極 に維持パルスを加えることで、放電を維持するプラズマ ディスプレイパネルの駆動装置において、前記維持パル ス印加による電力の回収を行いつつ、維持パルス波形の 前縁においてオーバーシュート波形を発生させる維持パ ルス発生回路を有する。

【特許請求の範囲】

【請求項1】 電極間に放電を起こさせた後に、両電極 に維持パルスを加えることで、放電を維持するプラズマ ディスプレイパネルの駆動装置において、

前記維持パルス印加による電力の回収を行いつつ、維持 パルス波形の前縁においてオーバーシュート波形を発生 させる維持パルス発生回路を有することを特徴とするプ ラズマディスプレイパネルの駆動装置。

【請求項2】 請求項1に記載のプラズマディスプレイ バネルの駆動装置において、

維持パルス電圧を与える直流電圧入力端子、

この直流電圧入力端子と基準電圧端子との間に接続する 電力回収容量手段、

との直流電圧入力端子と維持パルスの出力端子との間に 接続する、直列接続した第3の整流手段と第3のスイッ チ、

- 一端を前記維持パルスの出力端子に接続し他端を前記基 進電圧端子に接続する第4のスイッチ、
- 一端を前記維持バルスの出力端子に接続し他端を前記基 準電圧端子に接続する第4の整流手段、
- 一端を前記維持パルスの出力端子に接続するコイル、
- 一端を前記直流電圧入力端子に接続し他端を前記コイル の他端に接続する第1のスイッチ、
- 一端を前記直流電圧入力端子に接続し他端を前記コイル の他端に接続する第1の整流手段、
- 一端を前記基準電圧端子に接続し他端を前記コイルの他 端に接続する第2のスイッチ、
- 一端を前記基準電圧端子に接続し他端を前記コイルの他 端に接続する第2の整流手段、

を少なくとも備える維持パルス発生回路を有することを 30 一端を前記基準電圧端子に接続する電力回収容量手段、 特徴とするプラズマディスプレイパネルの駆動装置。

【請求項3】 請求項1に記載のプラズマディスプレイ パネルの駆動装置において、

維持パルス電圧を与える第1の直流電圧入力端子、

との第1の直流電圧入力端子と維持パルスの出力端子と の間に接続する、直列接続した第3の整流手段と第3の スイッチ、

- 一端を前記維持バルスの出力端子に接続し他端を基準電 圧端子に接続する第4のスイッチ、
- 準電圧端子に接続する第4の整流手段、
- 一端を前記維持バルスの出力端子に接続する第1および 第2のコイル、
- 一端を前記基準電圧端子に接続する電力回収容量手段、
- 一端を第1のコイルの他端に接続し、他端を前記電力回 収容量手段の他端に接続する、直列接続した第1の整流 手段と第1のスイッチ、
- 一端を第1のコイルの他端に接続し、他端を前記電力回 収容量手段の他端に接続し、前記第1の整流手段と極性 が逆になるようにするべく直列接続した第2の整流手段 50 一端を前記維持パルスの出力端子に接続し、他端を前記

と第2のスイッチ、

一端を第2のコイルの他端に接続し、他端を第2の直流 電圧端子に接続する直列接続した第5の整流手段と第5 のスイッチ、

一端を第2のコイルの他端に接続し、他端を前記第2の 直流電圧端子に接続する、第5の整流手段と極性が逆に なるようにするべく直列接続した第6の整流手段と第6 のスイッチ、

をすくなくとも備える維持パルス発生回路を有すること 10 を特徴とするブラズマディスプレイバネルの駆動装置。 【請求項4】 電力回収コイルの両端に直流電圧を印加 して該電力回収コイルに磁気エネルギーを蓄積した後、 前記電力回収コイルとプラズマディスプレイパネルの面 放電電極を接続してプラズマディスプレイパネルに維持 パルスを印加し、または維持パルスを取り去る維持パル ス発生回路を有することを特徴とするプラズマディスプ レイパネルの駆動装置。

【請求項5】 請求項1又は請求項4に記載のプラズマ ディスプレイパネルの駆動装置において、

20 維持パルス電圧を与える直流電圧入力端子、

との直流電圧入力端子と維持パルスの出力端子との間に 接続する、直列接続した第3の整流手段と第3のスイッ チ、

- 一端を前記維持パルスの出力端子に接続し、他端を基準 電圧端子に接続する第4のスイッチ、
- 一端を前記維持バルスの出力端子に接続し、他端を前記 基準電圧端子に接続する第4の整流手段、
- 一端を前記維持バルスの出力端子に接続する第1および 第2のコイル、
- 一端を前記第1のコイルの他端に接続し、他端を前記電 力回収容量手段の他端に接続する、直列接続した第1の 整流手段と第1のスイッチ、
- 一端を前記第1のコイルの他端に接続し、他端を前記電 力回収容量手段の他端に接続し、第1の整流手段と極性 が逆になるようにするべく直列接続した第2の整流手段 と第2のスイッチ、
- 一端を前記第2のコイルの他端に接続し、他端を第2の 直流電圧端子に接続する第5の整流手段、
- 一端を前記維持パルスの出力端子に接続し他端を前記基 40 をすくなくとも備える維持パルス発生回路を有すること を特徴とするプラズマディスプレイパネルの駆動装置。

【請求項6】 請求項1又は請求項4に記載のプラズマ ディスプレイバネルの駆動装置において、

維持バルス電圧を与える直流電圧入力端子、

との直流電圧入力端子と維持バルスの出力端子との間に 接続する、直列接続した第3の整流手段と第3のスイッ チ、

- 一端を前記維持バルスの出力端子に接続し、他端を基準 電圧端子に接続する第4のスイッチ、

- 基準電圧端子に接続する第4の整流手段、
- 一端を前記維持パルスの出力端子に接続するコイル、
 - 一端を前記基準電圧端子に接続する電力回収容量手段、
- 一端を前記コイルの他端に接続し、他端を前記電力回収 容量手段の他端に接続する、直列接続した第1の整流手 段と第1のスイッチ、
- 一端を前記コイルの他端に接続し、他端を前記電力回収容量手段の他端に接続し、第1の整流手段と極性が逆になるようにするべく直列接続した第2の整流手段と第2のスイッチ

一端を前記コイルの他端に接続し、他端を前記直流電圧 入力端子に接続する、直列接続した第5の整流手段と抵 抗、

をすくなくとも備える維持パルス発生回路を有することを特徴とするプラズマディスプレイパネルの駆動装置。 【請求項7】 請求項1又は請求項4に記載のプラズマディスプレイパネルの駆動装置において、

維持バルス電圧を与える直流電圧入力端子、

前記直流電圧入力端子と維持パルスの第2の出力端子と の間に接続する、直列接続した第4の整流手段と第4の スイッチ、

一端を前記第1の出力端子に接続し、他端を基準電圧端 子に接続する、直列接続した第1の整流手段と第1のス イッチ、

一端を前記第2の出力端子に接続し、他端を基準電圧端 子に接続する、直列接続した第3の整流手段と第3のス イッチ、

- 一端を前記第2の出力端子に接続するコイル、
- 一端を前記コイルの他端に接続し、他端を前記第1の出力端子に接続する、直列接続した第5の整流手段と第5のスイッチ、

一端を前記コイルの他端に接続し、他端を前記第1の出力端子に接続し、前記第5の整流手段と極性が逆になるようにするべく直列接続した第6の整流手段と第6のスイッチ、

前記コイルに並列接続される抵抗、

をすくなくとも備える維持バルス発生回路を有することを特徴とするプラズマディスプレイパネルの駆動装置。 【請求項8】 請求項1又は請求項4に記載のプラズマディスプレイパネルの駆動装置において、

維持パルス電圧を与える直流電圧入力端子、

この直流電圧入力端子と維持パルスの第1の出力端子と の間に接続する、直列接続した第2の整流手段と第2の スイッチ、

前記直流電圧入力端子と維持パルスの第2の出力端子と の間に接続する、直列接続した第4の整流手段と第4の スイッチ、

- 一端を前記第1の出力端子に接続し、他端を基準電圧端子に接続する、直列接続した第1の整流手段と第1のスイッチ、
- 一端を前記第2の出力端子に接続し、他端を前記基準電 圧端子に接続する、直列接続した第3の整流手段と第3 のスイッチ、
- 一端を前記第1の出力端子に接続し、他端を前記第2の 出力端子に接続する、直列接続した第5の整流手段と第 5のスイッチと第1のコイル、
- 10 一端を前記第1の出力端子に接続し、他端を前記第2の 出力端子に接続する、前記第5の整流手段と逆極性に接 続するべく直列接続した第6の整流手段と第6のスイッ チと第2のコイル、
 - 一端を前記第1のコイルと前記第5の整流手段の接続点 に接続し、他端を前記基準電圧端子に接続した第7の整 流手段、
 - 一端を前記第2のコイルと前記第6の整流手段の接続点に接続し、他端を前記基準電圧端子に接続した第8の整流手段、
- 20 をすくなくとも備える維持バルス発生回路を有することを特徴とするプラズマディスプレイパネルの駆動装置。 【請求項9】 請求項2、3、5、6のいずれかの請求項に記載のプラズマディスプレイパネルの駆動装置において、

前記維持パルス発生回路は、走査側維持パルス発生回路 および/または維持側維持パルス発生回路であることを 特徴とするプラズマディスプレイパネルの駆動装置。

【発明の詳細な説明】

[0001]

0 【発明の属する技術分野】本発明はプラズマディスプレイパネルの駆動装置に係わり、特に情報端末機器やパーソナルコンピュータ、あるいはテレビジョン等の画像表示装置として用いられる、大容量・高精細のプラズマディスプレイパネルを従来よりも簡易な構成とできる両側放電電極を有するプラズマディスプレイパネルの駆動装置に関する。

[0002]

【従来の技術】プラズマディスプレイパネルは構造が簡単で大画面化が容易であり、またパネルを作成する基板 として窓ガラスなどに広範に用いられている安価なソーダガラスを用いることができるなどの利点を有している。

【0003】プラズマディスプレイパネルはソーダガラス等よりなる2枚の透明絶縁基板を用い、それぞれの透明絶縁基板上に、電極や表示の単位となる画素を区切るための隔壁などを形成し、これら構造物を形成した2枚の透明絶縁基板を張り合わせ、放電用のガスを封入して完成する。プラズマディスプレイパネルは、例えば、隔壁の高さを0.2mm程度、透明絶縁基板の厚さを3mm程度とすることができ、非常に薄型で軽量のディスプ

レイを作ることができる。

【0004】したがって、このような特長を生かして、 プラズマディスプレイパネルは特に近年進展が著しいパーソナルコンピュータやオフィスワークステーション、 ないしは発展が期待されている大画面の壁掛けテレビ等 に用いられようとしている。

【0005】プラズマディスプレイパネルは、パネル構 造の違いにより大別してDC型とAC型に分類される。 DC型は電極が直接放電ガスに接しており、一度放電が 起とるとDC電流が流れ続けるためDC型と呼ばれる。 一方、AC型は、電極と放電ガスの間に絶縁層が介在す るので、電流は電圧印加後1マイクロ秒程度の短時間バ ルス状に流れて収束する。電流は絶縁層の静電容量に制 限されて流れる。絶縁層はコンデンサとして働くので、 ACパルスを印加することによりパルス状の発光が繰り 返され、表示がなされる。このためAC型と呼ばれる。 【0006】DC型は構造が簡単であるが、電極が直接 放電にさらされるため電極の消耗が激しく長寿命を得る ことが難しい。AC型は絶縁層を形成する手間と費用が かかるが、電極が絶縁層で覆われているため寿命が長 い。また、高輝度発光を可能にするメモリーと呼ばれる 機能を容易に実現できるため近年開発が進んでいる。本 願発明は、このACメモリー型プラズマディスプレイバ ネルを対象として説明する。以下でACメモリー型プラ ズマディスプレイパネルの構造を説明し、さらにACメ モリー型プラズマディスプレイパネルの従来の駆動方法 と駆動装置について説明する。

【0007】以下、ACメモリー型プラズマディスプレイパネルの構造を説明する。図9は特開平7-295506号公報に示されている一般に面放電型と呼ばれてい 30る電極構成を有するACメモリー型プラズマディスプレイパネルの構造を示したものである。図9において、(a)は平面図 (b)は(a)のx-x'断面図であ

(a) は平面図、(b) は(a) のx-x'断面図である。

【0008】このプラズマディスプレイパネル10は、基礎となる構成物として、プラズマディスプレイパネル10の構造物を載せるとともに放電ガスの容器の一部となり、また表示発光を取り出すために透明である3mm厚のソーダガラスよりなる第1絶縁基板11、第1絶縁基板11に平行対峙して配置される、第1絶縁基板11 40と同じく3mm厚のソーダガラスよりなる第2絶縁基板12を有する。

【0009】第1絶縁基板11の上には、この第1絶縁基板11上に平行でかつ交互に形成される透明導電膜よりなる複数の維持電極13a、維持電極13aと同じく透明導電膜よりなる複数の走査電極13b、該維持電極13aや該走査電極13b上に配置され、該維持電極13aや該走査電極13bに十分な電流を供給するための銀の厚膜よりなる金属電極13c、維持電極13a、走

レーズよりなる絶縁層18a、絶縁層18aを放電より 保護する厚さ1μm程度のMgO等よりなる保護層1 9、が形成される。なお、維持電極13a、走査電極1 3bは同一面上に形成されているため面放電電極と呼 ぶ。

【0010】また、第2絶縁基板12上には、銀の厚膜よりなる複数の列電極14、列電極14と第2絶縁基板12を覆う厚膜の絶縁層18b、放電ガス空間を確保するとともに画素を区切る厚膜の隔壁16、放電ガスの放電により発生する紫外光を可視光に変換するZn,SiO4:Mnなどよりなる蛍光体17、が形成される。【0011】上記のように構成物がそれぞれ形成された

【0011】上記のように構成物がそれぞれ形成された これら2枚の絶縁基板11,12は、この後で図10に 示すようにその周辺部が低融点ガラスにより貼り合わされ、2枚の絶縁基板11,12が挟み込む空間が放電ガス空間15となる。放電ガス空間15には例えば全圧500Torrで、3%のXeを混合した、7対3のHe とNeよりなる放電ガスなどが充填される。

【0012】図9(a)において、縦・横の隔壁16で 囲まれた区画が放電セルを形成し画素20となる。あと で図10において説明する走査電極Si(i=1,2, ・・・,m)と列電極Dj(j=1,2,・・・,n) の交点の画素をaijで示す。図9(b)の蛍光体17を 画素毎に赤、緑、青の3色に塗り分ければ、フルカラー 表示可能なプラズマディスプレイパネルが得られる。と のプラズマディスプレイパネルの表示方向は、図9

(b)の上面(第2絶縁基板側)あるいは下面(第1の 絶縁基板側)のどちらでも可能であるが、この例の場合 は下面の方が蛍光体の発光部分を直接目視するスタイル となり、より高い輝度を得られるので好ましい。

【0013】次に、ブラズマディスプレイパネルの電極のみに着目した平面図を図10に示す。図10において、10はプラズマディスプレイパネル、21は第1絶縁基板11と第2絶縁基板12を貼り合わせ、内部に放電ガスを封入し気密にシールする低融点ガラスよりなるシール部、C1、C2、・・・、Cmは維持電極13a、S1、S2、・・・、Smは走査電極13b、D1、D2、・・・、Dn-1、Dnは列電極14である。

【0014】実際のプラズマディスプレイパネルとしては、たとえばVGA方式の場合には走査電極S1, S2, ···, Smは480本、維持電極C1, C2, ···, Cmは480本、列電極D1, D2, ···, Dnは1920本である。

【0015】表示部分の対角寸法が33インチの場合、各画素のピッチは列電極間は0.35mm,走査電極間は1.05mmである。走査電極と列電極の距離は0.15mmである。

銀の厚膜よりなる金属電極13c、維持電極13a, 走 【0016】つぎに、とのようなプラズマディスプレイ査電極13b,及び金属電極13cを覆う厚膜の透明グ 50 パネルを用いて階調表示を行う方法を説明する。プラズ

マディスプレイパネルでは、他のデバイスと異なり印加 電圧の変更により高輝度の階調表示を行うことは困難で あり、一般的には発光回数を制御して階調表示を行う。 特に、高輝度の階調表示を行うには以下で述べるサブフ ィールド法が用いられる。

【0017】図11において、横軸は時間であり、縦軸 は、走査電極を表している。1フィールドの間に1枚の 画像が送られる。1フィールドの時間は個々のコンピュ ータや放送システムによって異なるが、おおむね1/5 ○秒から 1 / 7 5 秒の範囲内に設定されていることが多 10 素 a 11、 a 22にデータを書き込む場合を示している。 3 トナ

【0018】プラズマディスプレイパネルによる階調画 像表示では、図11のように1フィールドをk個のサブ フィールド(図11の場合はSF1~SF6のk=6個 のサブフィールド)に分割している。各サブフィールド は、図12で説明する消去パルス35、予備放電パルス 36、予備放電消去パルス37、走査パルス33、およ びデータパルス34、により表示データを書き込むため の書き込み期間、表示発光のための維持期間、より構成 されている。なお、書き込み期間においては消去パルス 20 35、予備放電パルス36、予備放電消去パルス37は 省略してもよい。

【0019】各画素の発光輝度はそれぞれのサブフィー ルドにおける各画素の維持放電の発光回数を2"で重み づけて、次のように制御する。

[0020]

【数1】

Σ (L 1 × 2°-1) × a, 輝度一 n=1

nはサブフィールドの番号であり、もっとも輝度が低い サブフィールドを1、もっとも輝度が高いサブフィール ドをkとする。L1はもっとも輝度が低いサブフィール ドの輝度であり、a,は1または0の値をとる変数で、 n番目のサブフィールドにおいて当該画素を発光させる 場合は1、発光させない場合はゼロである。各サブフィ ールドの発行輝度が異なることから、各サブフィールド の点灯・非点灯を選択することで、輝度を制御できる。 【0021】図11はk=6の場合を示しているので、 場合は、各色で2*=2*=64段階の階調表現ができ る。色数としては、64'=262144色(黒を含 む) の表示ができる。 k = 1 であれば、1 フィールド = 1サブフィールドであり、各色で2階調(オンかオフ) の表示ができる。色数としては2'=8色(黒を含む) の表示ができる。

【0022】図12は、図9、図10に示したプラズマ ディスプレイパネルの、1つのサブフィールドにおける 駆動電圧波形、及び発光波形の一例を示す図である。波

する電圧波形、波形(B)は、走査電極Slに印加する 電圧波形、波形(C)は、走査電極S2に印加する電圧 波形、波形(D)は、走査電極Smに印加する電圧波 形、波形(E)は、列電極D1に印加する電圧波形、波 形(F)は、列電極D2に印加する電圧波形、波形

(G)は、画素 a 11の発光波形、を示している。波形 (E)や波形(F)の斜線を有するパルスは、書き込み すべきデータの有無に従ってパルスの有無が決定されて いることを示す。データ電圧波形として、図12では画 行目以降の画素については、データの有無により表示が 行われることを示している。

【0023】維持電極C1, C2, ···, Cmには、 維持パルス31と予備放電パルス36を印加する。ま た、走査電極S1, S2, ···, Smには、これらの 電極に共通した維持パルス32、消去パルス35、およ び予備放電消去バルス37のほかに、各走査電極に独立 したタイミングで走査パルス33を線順次に印加する。 各列電極 D j (j = 1, 2, · · · , n) には、発光デ ータがある場合は、データパルス34を走査パルス33 に同期して印加する。

【0024】図9、図10に示した構成のプラズマディ スプレイパネルにおいては、まず走査電極13bに印加 された消去パルス35によって、直前のサブフィールド で発光していた画素の維持放電を消去する。つぎに、維 持電極13aに印加された予備放電パルス36により、 全ての画素を1度強制的に放電させ、さらに走査電極1 3 b に印加された予備放電消去パルス 3 7 で予備放電を 消す。これにより、つぎに印加する走査パルスでの書き 30 込み放電を起こり易くしている。

【0025】予備放電を消去後、走査電極と列電極の間 に同じタイミングで走査パルス33とデータパルス34 を印加して書き込み放電を行わせると、書き込み放電と 同時に走査電極と維持電極の間にも放電が発生する。と れを書き込み維持放電と呼ぶ。その後は隣あう維持電極 と走査電極の間で、維持パルス31と維持パルス32に より維持放電が持続される。また、走査パルス33の み、またはデータバルス34のみが印加された場合は書 き込み放電は発生せず、その後の維持放電も発生しな 赤、緑、青のカラー画素を一組としてカラー表示を行う 40 い。このような機能はメモリー機能と呼ばれる。維持放 電の回数により、各サブフィールドの発光輝度が制御さ れる。

【0026】つぎに、従来のプラズマディスプレイパネ ルの駆動装置の回路ブロックの構成を示した図13を参 照すると、41はプラズマディスプレイパネルの画素 群、42は予備放電パルス36の発生回路、43は電力 回収回路を有する維持側の維持パルス31の発生回路、 44は走査側の消去パルス35や予備放電消去パルス3 7を発生する回路、45は走査パルス33を発生する回 形(A)は、維持電極C1, C2, ・・・, Cmに印加 50 路、46は複数の走査電極に混合回路47を介して接続 される、電力回収回路を有する維持バルス32の発生回 路、47は走査側の維持バルスと走査パルスを混合する 回路、TP1は維持側維持パルス発生回路43、または 走査側維持パルス発生回路46の出力端子、である。

【0027】プラズマディスプレイパネルは静電容量が 大きいため、静電容量の充放電電力を回収するいわゆる 電力回収回路を用いて維持バルスの充放電電力を回収 し、電力消費が少なくなる回路が維持側維持パルス発生 回路43や走査側維持パルス発生回路46に用いられる (特開昭61-132997号公報)。

【0028】この第1の従来例の基本回路と動作を説明 する。図14を参照すると、CP1はプラズマディスプ レイパネルの走査電極と維持電極間の等価静電容量、C P101は直流電源出力のコンデンサ、CP102は回 路内の浮遊容量などを含む外部容量、SW101、SW 102, SW103, SW104は高電圧のスイッチ、 DD101, DD102, DD103, DD104はダ イオード、L101は電力回収用のコイル、TP1は図 13に示した維持側維持パルス発生回路43、または走 査側維持パルス発生回路46の出力端子、TP2は維持 20 パルス電圧(VS)を与える直流電源を接続する端子で ある。

【0029】図14に示した回路の動作を図15を参照 して簡単に説明すると、まず時刻T101において維持 パルス電圧を与えるためにスイッチSW104を開きス イッチSW101を閉じてコイルL101を通してパネ ル容量CP1、外部容量CP102を充電する。端子T P1の電圧が直流電源の接続端子TP2の電圧(VS) より高くなる時刻T102においてダイオードDD10 3が導通し、端子TP1の電圧は端子TP2の電圧(V S)にクランプされる。

【0030】 このとき、スイッチSW101を閉じたま まにしておくと、コイルL101、ダイオードDD10 3、スイッチSW101の閉回路をコイルL101の起 電力による電流が流れる。この電力はこの閉回路内で無 駄に消費されてしまうので、端子TP1の電圧が端子T P2の電圧より高くなった時刻T102に精確に同期し てスイッチSW101を開く。このようにすれば、コイ ルし101に蓄えられたエネルギーはコイルし101. ダイオードDD103、コンデンサCP101、ダイオ 40 ードDD102を通して端子TP2につながっているコ ンデンサCP101に回収される。

【0031】つぎに、端子TP1の電圧が端子TP2の 電圧より高くなった時刻T102で、スイッチSW10 3を閉じ、端子TP2を通して直流電源に接続し、端子 TP1の電圧を維持パルス電圧(VS)に固定する。

【0032】つぎに、維持パルス電圧を取り去るには、 時刻T103においてスイッチSW103を開き、同時 にスイッチS♥102を閉じる。すると、コイルし10 1を通して、端子TP1はゼロ電圧に落ちてゆく。端子 50 114はスイッチ、DD1111~DD114はダイオー

TP1の電圧がゼロ電圧より低くなる時刻T104にお いてダイオードDD104が導通し、端子TP1はゼロ 電圧にクランプされる。

【0033】このとき、スイッチSW102を閉じたま まにしておくと、コイルL101、スイッチSW10 2、ダイオードDD104の閉回路をコイルL101の 起電力による電流が流れる。この電力はこの閉回路内で 無駄に消費されてしまうので、端子TP1の電圧が零電 圧より低くなった時刻T104に精確に同期してスイッ 10 **チS** ♥ 1 0 2 を 開く。 このようにすれば、コイル L 1 0 1に蓄えられたエネルギーはコイルL101,ダイオー ドDD101, コンデンサCP101, ダイオードDD 104を通して端子TP2につながっているコンデンサ CP101に回収される。

【0034】上記の例では正極性のパルス電圧を発生し ているが、従来の駆動波形を示す図12では負極性のバ ルスを用いている。この場合は電源端子TP2に負極性 の直流電圧を印加し、ダイオードDD101~DD10 4の極性を逆にすればよい。

【0035】以上述べたように、効率よく電力回収を行 うにはスイッチSW101、SW102のオフするタイ ミングを精確に調整することが要求される。調整が不正 確であると、電力回収回路内部での電力損失が増大し電 力回収効率が著しく悪化する。

【0036】上記の調整は、前記特開昭61-1329 97号公報の実施例で述べている、比較的動作が遅くと もよいエレクトロルミネセントパネル(列電極に印加さ れるデータパルスの立ち上がりまたは立ち下がり時間は 数マイクロ秒以上である)には対応できる。なぜなら

ば、スイッチSW101やSW102として動作遅れが 0. 1マイクロ秒程度のパワーMOSFET素子を用い て、との立ち上がり、または立ち下がり時間に対応した 数マイクロ秒の時間幅だけオンするスイッチSW101 やSW102を実現するととは可能だからである。

【0037】しかし、エレクトロルミネセントパネルに 比較して髙速動作が要求されるプラズマディスプレイバ ネル(維持パルスの立ち上がりまたは立ち下がり時間は 0.2~0.5マイクロ秒程度である)等には、この立 ち上がり、または立ち下がり時間の間だけ精確にオン動 作できる十分早い動作速度(望ましくは動作遅れ時間が 0. 1マイクロ秒以下)を持つ高電力・高耐圧のスイッ チがないか、またはあっても髙価なものとなる。したが って上記公報に開示された回路では電力消費低減に十分 に対応できない欠点があった。

【0038】つぎに、特開昭63-101897号公報 や、特開平8-160901号公報に記載のプラズマデ ィスプレイパネルにバルスを供給する電力回収型の駆動 装置の第2の従来例について説明する。第2の従来例の 基本回路図を示す図16を参照するとSW111~SW

12

ド、L111は電力回収用のコイル、CP1は負荷とな るプラズマディスプレイパネルの静電容量、CP111 は静電容量CP1の100倍以上の容量値を持つ電力回 収用のコンデンサ、TP1は図13に示したように維持 側、または走査側の維持パルス発生回路の出力端子、T P2は維持パルス電圧(VS)を与える直流電源に接続 する端子である。なお、この従来例も図14の第1の従 来例と同じく正極性パルスを発生する回路として説明す る。

【0039】この回路の各スイッチの動作と出力電圧波 10 形を示す図17を参照すると、定常的にプラズマディス プレイパネルにパルスを供給している状態においては、・ コンデンサCP111の端子電圧は端子TP1の電圧 (VS)の略1/2となっている。パルスを発生するに は、端子TP1を接地電圧にクランプしているスイッチ SW114をオフとし、スイッチSW111をオンとし てコンデンサCP111からスイッチSW111. ダイ オードDD111, コイルL111を通して直列共振状 態で電流を供給する。コイルL111と静電容量CP1 の共振によって端子TP1の電圧が最大となったところ で、スイッチSW113を閉じて端子TP1の電圧を維 持パルス電圧源の電圧を与える端子TP2の値(VS) にクランプする。

【0040】パルスを立ち下げるには、スイッチSW1 11, SW113をオフとしてスイッチSW112をオ ンすると端子TP1の電圧が下がる。パルスの立ち上が りと同様、コイルL111と静電容量CP1の共振によ り、端子TP1の電圧が下がりきったところで、スイッ チSW114を閉じて端子TP1の電圧を接地電圧にク ランプする。

【0041】なお、コンデンサCP111の値は、パネ ル静電容量CP1の100倍以上と記したが、必ずしも これに限る必要はなく、コンデンサCP111の値はバ ネル静電容量CP1と同程度の値でも十分である(特開 平8-137432号公報)。

【0042】この従来例においては、スイッチSW11 1は、図17に示したように、オン期間は必ずしも出力 パルスの立ち上がり時間に限定する必要はなく、その後 の時間(時刻Tll2から時刻Tll4までの期間で、 1から5マイクロ秒以上の時間幅を持つ)まで延長され 40 ていても動作上は問題ない。したがって、立ち上がり時 間が0.2~0.5マイクロ秒と短くとも、従来のパワ -MOSFETなどを用いて容易に実現可能である利点 がある。

【0043】また、この従来例においては、スイッチS ₩112は、図17に示したように、オン期間は必ずし も出力パルスの立ち下がり時間に限定する必要はなく、 その後の時間(時刻T114からつぎのパルスの出力が 立ち上がってしまう(時刻T112に相当)までの期間

延長されていても動作上は問題ない。したがって、立ち 下がり時間が0.2~0.5マイクロ秒と短くとも、従 来のパワーMOSFETなどを用いて容易に実現可能で ある利点がある。

【0044】しかしながら、この従来例においては、有

限のオン抵抗を持つパワーMOSFETなどによる電力 回収回路の電力ロスのために、図17の端子TP1の電 圧波形に示したようにバルスの立ち上がりまたは立ち下 がり部分においてクランプ回路がオンするタイミング (時刻T112やT114)で電圧△V1、△V2のジャ ンプが必ず発生する。このため、この時刻T112やT 114のタイミングにおいてクランプ回路にラッシュ電 流が流れ、スイッチSW113やSW114で電力ロス が発生するとともに、このラッシュ電流がノイズ源とな る欠点があった。

【0045】つぎに、特開平8-152865号公報に 記載の、プラズマディスプレイパネルにパルスを供給す る電力回収型の駆動装置の第3の従来例について説明す る。第3の従来例の基本ブロック構成を示す図18を参 照すると、図13の従来例において使用していた維持側 維持バルス発生回路43,走査側維持バルス発生回路4 6の代わりに維持パルス発生回路48が設置されてお り、その出力端子がTP3,TP4である。

【0046】との維持パルス発生回路48の基本回路図 を示す図19を参照すると、TP5は維持パルスの電圧 を供給するための電源に接続する端子、TP3、TP4 は図18に示す維持バルスの出力端子、SW121~S W124は出力端子TP3、TP4を接地電圧、または 維持パルス電圧にクランプするためのスイッチ、SW1 30 25, SW126は電力回収用のスイッチ、L121は 電力回収用のコイル、DD125.DD126は電力回 収用のダイオードである。 この従来例は第1の従来例や 第2の従来例と異なり負極性の維持パルスを発生する回 路として説明する。

【0047】との回路の各スイッチの動作と出力電圧波 形を図20を参照すると、まず時刻T120において、 スイッチSW121とスイッチSW124は閉じてお り、スイッチSW125はオンまたはオフの状態にあ る。端子TP4には負極性の維持パルス電圧(-VS) が印加されている。つぎに時刻T121においてスイッ チSW121、SW124、SW125を開き、スイッ チSW126を閉じるとパネルの静電容量CP1に充電 されていた電荷がスイッチSW126、ダイオードDD 126, コイルL121を通して放電を開始し、共振電 流がこの閉回路を流れる。

【0048】共振電流が流れ終わると、図20の端子T P4の電圧波形に示すように時刻T122において端子 TP4の電圧が立ち上がる。この時刻においてスイッチ SW122、SW123を閉じると、端子TP3は維持 で、0.5から5マイクロ秒以上の時間幅を持つ)まで 50 パルス電圧 (-VS) にクランプされ、端子TP4は零

電圧にクランプされる。

【0049】つぎに時刻T123においてスイッチSW 122、SW123、SW126を開き、スイッチSW 125を閉じるとパネルの静電容量CP1に充電されて いた電荷がスイッチSW125、ダイオードDD12 5. コイルL121を通して放電し、共振電流がとの閉 回路を流れる。

13

【0050】共振電流が流れ終わると、図20の端子T P3の電圧波形に示すように時刻T124において端子 TP3の電圧が立ち上がる。この時刻においてスイッチ 10 SW121, SW124を閉じると、端子TP3は零電 圧にクランプされ、端子TP4は維持パルス電圧(-V S) にクランプされる。

【0051】との従来例においては、スイッチSW12 5、SW126は、図20に示したように、オン期間は 必ずしも出力パルスの立ち上がり、または立ち下がり時 間に限定する必要はなく、つぎのパルスの立ち下がり、 または立ち上がり時間(1から5マイクロ秒以上の時間 幅を持つ) まで延長されていても問題ない。したがっ て、立ち下がり、または立ち下がり時間が0.2~0. 5マイクロ秒と短くとも、従来のパワーMOSFETな どを用いて容易に実現可能である利点がある。

【0052】しかしながら、との従来例においては、有 限のオン抵抗を持つパワーMOSFETなどによる電力 回収回路の電力ロスのために、図20の端子TP3、T P4の電圧波形に示したようにパルスの立ち上がりまた は立ち下がり部分においてクランプ回路がオンするタイ ミング (時刻T122やT124) で電圧△Vのジャン プが必ず発生する。このため、この時刻T122やT1 24のタイミングにおいてクランプ回路にラッシュ電流 30 が流れ、スイッチSW121~SW124で電力ロスが 発生するとともに、ノイズ源となる欠点があった。

【0053】なお、表示の維持駆動期間に電力回収を行 うものとしては、例えば特開平9-146490号公報 に開示がある。

【0054】また、特開平9-97034号公報には図 1にダイオードD12とスイッチSW12とが直列に接 続された回路が示されているが、ダイオードD12とス イッチSW12は電荷回収回路の共振回路内にあり共振 で発生した共振電流を一方のみに流すことに使用されて 40 いる。一方、本発明に係わる図1の直列接続されたスイ ッチS♥3とダイオードDD3は共振で立ち上がった電 圧をクランプする回路に用いている。具体的には図1の 出力端子TP1の電圧が電源端子TP2の電圧以下にな らないようにし、かつ出力端子TP1の電圧が電源端子 TP2の電圧以上となった場合はそのままの電圧が出力 端子TP1に出力されるようにしている(この動作の詳 細は後述する。)。

[0055]

パルス31、32の波形は図12に示すように矩形波を 用いていた。しかしながら、プラズマディスプレイパネ ルが大型化するにつれてその消費電力の増大が問題とな ってきた。

【0056】本発明の目的は、プラズマディスプレイバ ネルが持つ静電容量の充放電による電力消費を押さえる 電力回収方式を用いながら、かつ発光効率の高い維持バ ルス波形を実現できるプラズマディスプレイパネルの駆 動装置を実現することにある。

[0057]

【課題を解決するための手段】上述したように、プラズ マディスプレイパネルの省電力化を図るには放電セルの 構造を工夫するとともに、維持パルス等の駆動パルスの 波形を省電力化に適する波形とすることが重要である。 【0058】本発明者は駆動バルスの波形について検討

を進めた結果、駆動パルス波形の前縁にオーバーシュー トを形成することが有用であることを見いだした。

【0059】本発明者による実験によれば、図21に示 すように、維持パルスとして時間 t 1内(おおむねO. 20 1~0.3マイクロ秒)で電圧VSP1までオーバーシ ュートを発生する電圧波形を用いるとともに、その後に 印加する電圧VSを従来の維持パルス電圧値より低める ことで、輝度を従来並に保ったまま発光効率(維持バル ス駆動回路の損失を含む)を約2割増加させることがで きる。

【0060】との効果は放電セル内における放電の成長 初期において高電圧を印加することにより放電の成長を 効果的に高めることが出来ること、放電が成長した状態 でプラズマ状態にあるセル内の電界を弱めることにより イオンの運動エネルギーとして消費されてしまう電力を 節減できることによって達成されるものと考えられる。 【0061】そして、本発明者は、とのような発光効率 の高い維持パルス前縁にオーバーシュートを有する維持 バルス波形をつくるに好適に用いることができる駆動装 置を見いだした。

【0062】すなわち、本発明の第1のプラズマディス プレイバネルの駆動装置は、電極間に放電を起とさせた 後に、両電極に維持パルスを加えることで、放電を維持 するプラズマディスプレイバネルの駆動装置において、 前記維持パルス印加による電力の回収を行いつつ、維持 パルス波形の前縁においてオーバーシュート波形を発生 させる維持パルス発生回路を有することを特徴とするも のである。

【0063】また、本発明の第2のプラズマディスプレ イパネルの駆動装置は、上記本発明の第1のプラズマデ ィスプレイパネルの駆動装置において、維持パルス電圧 を与える直流電圧入力端子、この直流電圧入力端子と基 準電圧端子 (例えば、接地端子) との間に接続する電力 回収容量手段、この直流電圧入力端子と維持バルスの出 【発明が解決しようとする課題】ところで、従来は維持 50 力端子との間に接続する、直列接続した第3の整流手段

1.6

と第3のスイッチ、一端を前記維持バルスの出力端子に接続し他端を前記基準電圧端子に接続する第4のスイッチ、一端を前記維持バルスの出力端子に接続し他端を前記基準電圧端子に接続する第4の整流手段、一端を前記直流電圧入力端子に接続し他端を前記コイルの他端に接続する第1のスイッチ、一端を前記直流電圧入力端子に接続し他端を前記コイルの他端に接続する第1の整流手段、一端を前記基準電圧端子に接続し他端を前記コイルの他端に接続する第2のスイッチ、一端を前記基準電圧端子に接続し他端を前記コイルの他端に接続する第2の整流手段、を少なくとも備える維持バルス発生回路を有することを特徴とするものである。

15

【0064】また、本発明の第3のプラズマディスプレ イバネルの駆動装置は、上記本発明の第1のプラズマデ ィスプレイパネルの駆動装置において、維持パルス電圧 を与える第1の直流電圧入力端子、この第1の直流電圧 入力端子と維持パルスの出力端子との間に接続する、直 列接続した第3の整流手段と第3のスイッチ、一端を前 記維持バルスの出力端子に接続し他端を基準電圧端子 (例えば、接地端子)に接続する第4のスイッチ、一端 を前記維持パルスの出力端子に接続し他端を前記基準電 圧端子に接続する第4の整流手段、一端を前記維持バル スの出力端子に接続する第1および第2のコイル、一端 を前記基準電圧端子に接続する電力回収容量手段、一端 を第1のコイルの他端に接続し、他端を前記電力回収容 量手段の他端に接続する、直列接続した第1の整流手段 と第1のスイッチ、一端を第1のコイルの他端に接続 し、他端を前記電力回収容量手段の他端に接続し、 記第1の整流手段と極性が逆になるようにするべく直列 接続した第2の整流手段と第2のスイッチ、一端を第2 のコイルの他端に接続し、他端を第2の直流電圧端子に 接続する直列接続した第5の整流手段と第5のスイッ チ、一端を第2のコイルの他端に接続し、他端を前記第 2の直流電圧端子に接続する、第5の整流手段と極性が 逆になるようにするべく直列接続した第6の整流手段と 第6のスイッチ、をすくなくとも備える維持パルス発生 回路を有することを特徴とするものである。

【0065】また、本発明の第4のプラズマディスプレイパネルの駆動装置は、電力回収コイルの両端に直流電圧を印加して該電力回収コイルに磁気エネルギーを蓄積した後、前記電力回収コイルとプラズマディスプレイパネルの面放電電極を接続してプラズマディスプレイパネルに維持パルスを印加し、または維持パルスを取り去る維持パルス発生回路を有することを特徴とするものである。

【0066】また、本発明の第5のプラズマディスプレイパネルの駆動装置は、上記本発明の第1又は第4のプラズマディスプレイパネルの駆動装置において、維持パルス電圧を与える直流電圧入力端子、この直流電圧入力

端子と維持バルスの出力端子との間に接続する、直列接 続した第3の整流手段と第3のスイッチ、一端を前記維 持パルスの出力端子に接続し、他端を基準電圧端子(例 えば、接地端子)に接続する第4のスイッチ、一端を前 記維持バルスの出力端子に接続し、他端を前記基準電圧 端子に接続する第4の整流手段、一端を前記維持バルス の出力端子に接続する第1 および第2のコイル、一端を 前記基準電圧端子に接続する電力回収容量手段、一端を 前記第1のコイルの他端に接続し、他端を前記電力回収 容量手段の他端に接続する、直列接続した第1の整流手 段と第1のスイッチ、一端を前記第1のコイルの他端に 接続し、他端を前記電力回収容量手段の他端に接続し、 第 1 の整流手段と極性が逆になるようにするべく直列接 続した第2の整流手段と第2のスイッチ、一端を前記第 2のコイルの他端に接続し、他端を第2の直流電圧端子 に接続する第5の整流手段、をすくなくとも備える維持 パルス発生回路を有することを特徴とするものである。 【0067】また、本発明の第6のブラズマディスプレ イバネルの駆動装置は、上記本発明の第1又は第4のブ 20 ラズマディスプレイパネルの駆動装置において、維持バ ルス電圧を与える直流電圧入力端子、この直流電圧入力 端子と維持バルスの出力端子との間に接続する、直列接 続した第3の整流手段と第3のスイッチ、一端を前記維 持バルスの出力端子に接続し、他端を基準電圧端子(例 えば、接地端子)に接続する第4のスイッチ、一端を前 記維持パルスの出力端子に接続し、他端を前記基準電圧 端子に接続する第4の整流手段、一端を前記維持パルス の出力端子に接続するコイル、一端を前記基準電圧端子 に接続する電力回収容量手段、一端を前記コイルの他端 に接続し、他端を前記電力回収容量手段の他端に接続す る、直列接続した第1の整流手段と第1のスイッチ、一 端を前記コイルの他端に接続し、他端を前記電力回収容 量手段の他端に接続し、第1の整流手段と極性が逆にな るようにするべく直列接続した第2の整流手段と第2の スイッチ、一端を前記コイルの他端に接続し、他端を前 記直流電圧入力端子に接続する、直列接続した第5の整 流手段と抵抗、をすくなくとも備える維持パルス発生回 路を有することを特徴とするものである。

【0068】また、本発明の第7のプラズマディスプレイパネルの駆動装置は、上記本発明の第1又は第4のプラズマディスプレイパネルの駆動装置において、維持パルス電圧を与える直流電圧入力端子との直流電圧入力端子と維持パルスの第1の出力端子との間に接続する、直列接続した第2の整流手段と第2のスイッチ、前記直流電圧入力端子と維持パルスの第2の出力端子との間に接続する、直列接続した第4の整流手段と第4のスイッチ、一端を前記第1の出力端子に接続し、他端を基準電圧端子(例えば、接地端子)に接続する、直列接続した第1の整流手段と第1のスイッチ、一端を前記第2の出力端子に接続し、他端を基準電圧端子に接続する、直列

接続した第3の整流手段と第3のスイッチ、一端を前記 第2の出力端子に接続するコイル、一端を前記コイルの 他端に接続し、他端を前記第1の出力端子に接続する、 直列接続した第5の整流手段と第5のスイッチ、一端を 前記コイルの他端に接続し、他端を前記第1の出力端子 に接続し、前記第5の整流手段と極性が逆になるように するべく直列接続した第6の整流手段と第6のスイッ チ、前記コイルに並列接続される抵抗、をすくなくとも 備える維持パルス発生回路を有することを特徴とするも のである。

17

【0069】また、本発明の第8のプラズマディスプレ イパネルの駆動装置は、上記本発明の第1又は第4のプ ラズマディスプレイパネルの駆動装置において、維持パ ルス電圧を与える直流電圧入力端子、この直流電圧入力 端子と維持パルスの第1の出力端子との間に接続する、 直列接続した第2の整流手段と第2のスイッチ、前記直 流電圧入力端子と維持バルスの第2の出力端子との間に 接続する、直列接続した第4の整流手段と第4のスイッ チ、一端を前記第1の出力端子に接続し、他端を基準電 圧端子に接続する、直列接続した第1の整流手段と第1 のスイッチ、一端を前記第2の出力端子に接続し、他端 を前記基準電圧端子に接続する、直列接続した第3の整 流手段と第3のスイッチ、―端を前記第1の出力端子に 接続し、他端を前記第2の出力端子に接続する、直列接 続した第5の整流手段と第5のスイッチと第1のコイ ル、一端を前記第1の出力端子に接続し、他端を前記第 2の出力端子に接続する、前記第5の整流手段と逆極性 に接続するべく直列接続した第6の整流手段と第6のス イッチと第2のコイル、一端を前記第1のコイルと前記 第5の整流手段の接続点に接続し、他端を前記基準電圧 30 端子に接続した第7の整流手段、一端を前記第2のコイ ルと前記第6の整流手段の接続点に接続し、他端を前記 基準電圧端子に接続した第8の整流手段、をすくなくと も備える維持パルス発生回路を有することを特徴とする ものである。

【0070】また、本発明の第9のプラズマディスプレ イパネルの駆動装置は、上記本発明の第2、3、5、6 のいずれかのプラズマディスプレイパネルの駆動装置に おいて、前記維持パルス発生回路は、走査側維持パルス ることを特徴とするものである。

 $\{0071\}$

【実施例】以下、本発明の実施例について図面を用いて 詳細に説明する。

【0072】本発明の実施例の負荷としては従来例で述 べた図9、図10に示したプラズマディスプレイパネル を例にとる。走査電極 S 1 , S 2 , · · · , S m は 4 8 0本、維持電極C1, C2, · · · , Cmは480本、 列電極D1, D2, · · · , Dn-1, Dnは1920 本である。各画素のピッチは、列電極間は0.35m

m、走査電極間は1.05mmである。走査電極と列電 極の距離は0.15mmである。

[第1実施例] 図1 (a) は本発明の第1の実施例の基 本回路図である。回路ブロックの構成は図13と同様で あり、走査側維持パルス発生回路46、維持側維持パル ス発生回路43に本発明の第1の実施例のプラズマディ スプレイパネルの駆動回路を適用する。

【0073】との第1の実施例の基本回路を説明する。 図1(a)を参照すると、CP1はプラズマディスプレ 10 イパネルの走査電極と維持電極間の等価静電容量(約4 0nF)、CP2は直流電源出力(維持パルス電圧用、 電圧180V)に接続するコンデンサ(660μF)、 SW1, SW2, SW3, SW4は高電圧のスイッチ (450V、10ADC定格のFETを各5個並列)、 DD1, DD2, DD3, DD4はダイオード(450 V. 3ADC定格のダイオードを各5個並列)、L1は 電力回収用のコイル (インダクタンス1μHを4個並列 として合計 0. 25 μ Hで使用)、TP1は図13に示 した維持側維持パルス発生回路43、または走査側維持 20 パルス発生回路46の出力端子、TP2は維持パルス電 圧(VS)を与える直流電源を接続する端子である。

(動作説明)図1 (a)に示した回路の動作を図1 (b) の電圧波形図を参照して説明すると、まず時刻T 1においては、スイッチSW1, SW2, SW3U3フ、スイッチSW4はオンで端子TP1の電圧を零電圧 にクランプしている。

【0074】つぎに、維持パルス電圧を与えるために、 時刻T2においてスイッチSW4を開きスイッチSW1 を閉じて、コイルL1を通してパネル容量CP1を充電 する。端子TP1の電圧が直流電源の接続端子TP2の 電圧(VS)の1/2以上でVS以下の時刻T3におい てスイッチSW1を開く。このときコイルL1に蓄えら れていた磁気エネルギーによりコイルL1はそのまま電 流を流し続けるので端子TP1の電圧はVS以上、2V S以下の電圧であるVSP1まで一旦上昇する。

【0075】とのとき、従来は図14に示したように、 ダイオードDD103がスイッチSW103に並列に挿 入されていたために端子TP1の電圧は維持電圧(V S) 以上に上がることはできなかった。しかし本実施例 発生回路および/または維持側維持パルス発生回路であ 40 では図1(a)に示したように、スイッチSW3と直列 にダイオードDD3が挿入されている。しかもダイオー ドDD3のカソードが端子TP1に接続されているた め、端子TP1の電圧はVS以上に上昇することができ るようになった。時刻T2~T4までの時間は0.2μ sである。

> 【0076】つぎに時刻T4において端子TP1の電圧 が維持電圧 (VS) 以上になった時刻から時刻T5にお いて端子TP1の電圧が維持電圧(VS)に戻るまでの 間(約0.15μs) にスイッチSW3をオンとする。 50 これにより、端子TP1の電圧が維持電圧(VS)以下

になるとダイオードDD3が導通し端子TP1の電圧は 維持電圧(VS)にクランプされる。

【0077】また、時刻T5においては、コイルL1に たまっていた磁気エネルギーにより、コイルし1、ダイ オードDD1、スイッチSW3、ダイオードDD3の閉 回路を電流が流れる。この電流による電力はこの閉回路 内の抵抗成分により消費される。

【0078】つぎに、維持バルス電圧を取り去るには、 図14と同様に、時刻T6においてスイッチSW3を開 き、同時にスイッチSW2を閉じる。すると、コイルし 1、スイッチSW2を通して、端子TP1はゼロ電圧に 落ちてゆく。端子TP1の電圧がゼロ電圧となる時刻T 7においてダイオードDD4が導通し、端子TP1はゼ 口電圧にクランプされる。時刻T6~T7までの時間は 約0.2 µ s である。

【0079】このとき、スイッチSW2を閉じたままに しておくと、コイルL1、スイッチSW2、ダイオード DD4の閉回路をコイルL1の起電力による電流が流れ る。この電力はこの閉回路内で無駄に消費されてしまう ので、端子TP1の電圧が零電圧になる時刻T7以前に 20 スイッチSW2を開く。このようにすれば、コイルし1 に蓄えられたエネルギーはコイルし1, ダイオードDD 1, コンデンサCP2, ダイオードDD4を通して端子 TP2につながっているコンデンサCP2に回収され る。スイッチSW2を開くタイミングは時刻T6より時 間が(時刻T6~T7までの間の1/2)以上経たとと ろから時刻T7までの間であればよい。

【0080】本実施例では正極性のパルス電圧を発生し ているが、従来の駆動波形を示す図12では負極性のバ ルスを用いている。本実施例において負極性のバルスを 用いる場合は、端子TP2に負の維持電圧(-VS)を 印加するとともに、全てのダイオードDD1~DD4の 方向を逆に接続すればよい。

【0081】以上のようにスイッチSW3にダイオード DD3を直列に接続することにより電力回収回路を機能 させながらオーバーシュートのある維持パルス電圧波形 を生成することができるようになった。

[第2実施例] 図2(a)は本発明の第2の実施例の基 本回路図である。回路ブロックの構成は図13と同様で あり、走査側維持パルス発生回路46、維持側維持パル ス発生回路43に本発明の第2の実施例のプラズマディ スプレイパネルの駆動装置を適用する。

【0082】この第2の実施例の基本回路と動作を説明 する。図2(a)を参照すると、CP1はプラズマディ スプレイパネルの走査電極と維持電極間の等価静電容量 (約40nF)、CP11は電力回収用コンデンサ(1 00 μF)、SW11~SW16は髙電圧のスイッチ (SW11~SW14は450V、10ADC定格のF ETを各5個並列、SW15, SW16は450V、1

20

16はダイオード(DD11~DD14は450V、3 ADC定格のダイオードを各5個並列、DD15、DD 16は450V、3ADC定格のダイオードを各3個並 列)、L11, L12は電力回収用のコイル(L11は インダクタンス 0. 5 μ Η を 4 個並列として合計 0. 1 $25 \mu H$ で使用、L 1 2 はインダクタンス 0 . 2 μH を 2個並列として合計 0. 1 µ Hで使用)、TP1は図1 3に示した維持側維持バルス発生回路43、または走査 側維持パルス発生回路46の出力端子、TP2は維持パ ルス電圧(VS=180V)を与える直流電源を接続す る端子、TP11はオーバーシュートを発生するための 直流電源を接続する端子(電圧210V)である。

【0083】端子TP11に印加する電圧は維持電圧 (VS) 以上であり、かつオーバーシュート電圧VSP 1を与えられる電圧とする。回路の抵抗損がない理想的 な状態では、端子TP11に印加する直流電圧=VS+ $\delta = VS + (VSP1 - VS) / 2 とすればよい。実際$ には抵抗損があるため、8の値は(VSP1-VS)/ 2よりも0~4割増しに設定する。本実施例ではVSP 1 = 2 3 0 Vを得るためにTP11の電圧を210 V と した。

【0084】図2(a)に示した回路の動作を図2

(b)の電圧波形図を参照して説明すると、まず時刻 T 11においては、スイッチSW11はオフ、スイッチS W12はオンまたはオフ、スイッチSW13はオフ、ス イッチSW14はオンで端子TP1の電圧を零電圧にク ランプしている。さらに維持パルスのオーバーシュート を発生するためのスイッチSW15はオフであるが、S ₩16はオフでもオンでもよい。これは端子TP11の 電圧が上で述べたように維持電圧以上あるためである。 【0085】つぎに時刻T12において、維持パルス電 圧を与えるためにスイッチSW14を開きスイッチSW 11を閉じてコイルL11を通してパネル容量CP1を

充電する。このとき、スイッチSW11と並列に接続さ

れているスイッチSW12はオンでもオフでもよい。

【0086】端子TP1の電圧が直流電源の接続端子T P2の電圧(VS)の1/2以上でVS以下である電圧 (VSP3)の時刻T13においてスイッチSW15を 閉じる。これによりコイルL12を通してオーバーシュ ートを与えるパルスが印加される。なおこのときスイッ チSW16にはダイオードDD16があるため電流は流 れないので時刻T13以降スイッチSW16はオンとし ておいてもよい。時刻T12~T13までの時間は約 $0.15 \mu s c$

【0087】端子TP1の電圧が端子TP11の電圧と 等しくなってもコイルL12を通して端子TP1の電圧 は端子TP11の電圧を超えて電圧VSP1まで一旦上 昇する。このとき、従来は図16に示したように、ダイ オードDD113がスイッチSW113に並列に挿入さ 0ADC定格のFETを各3個並列)、DD11~DD 50 れていたために端子TP1の電圧は維持電圧(VS)以 上に上がることはできなかった。しかし本実施例では図 2 (a) に示したようにスイッチSW13と直列にダイ オードDD13が挿入されている。しかもダイオードD D13のカソードが端子TP1に接続されているため、 端子TP1の電圧はVS以上に上昇することができるよ うになった。

21

【0088】コイルL11を流れる電流が零となる時刻 T14以降でスイッチSW11はオフとして電力回収コ ンデンサCP11からパネル等価静電容量CP1への結 合を切る。ただしダイオードDD11が挿入してあるの 10 で、時刻T14以降もオンのままでもよい。時刻T12 ~T14までの時間は約0.2 μsである。

【0089】また時刻T14以前にスイッチSW12は オフ状態としてパネル容量CP1から電力回収コンデン サCP11への電流の逆流を防止する。さらにダイオー ドDD13がスイッチSW13に直列に挿入されている ので、端子TP1の電圧が維持電圧(VS)以上となっ ている時刻T14以降スイッチSW13はオンとしてよ ひょ

【0090】時刻T13から時刻T15までの間に、コ 20 イルL12とパネル容量CP1との直列共振により端子 TP1の電圧は電圧VSP1まで上昇する。ダイオード DD15があるために、時刻T15以降スイッチSW1 5には電流が流れなくなるのでスイッチSW15はオフ としてよい。時刻T13~T15までの時間は約0.1 μsである。

【0091】また、時刻T15以降は端子TP1のオー バーシュート電圧を立ち下げるためにダイオードDD1 6、コイルL12を通して電力回収電流を流さねばなら ないので、時刻T15以降はスイッチSW16は必ずオ 30 ンとする。

【0092】時刻T16において端子TP1の電圧が維 持電圧(VS)以下となると、スイッチSW13.ダイ オードDD13を通して、端子TP1の電圧は端子TP 2の電圧、すなわち維持電圧(VS) にクランプされ る。この時刻T16以前にスイッチSW15はオフとし ておき、端子TP1の電圧がコイルL12とパネル容量 CP1の共振により再び維持電圧(VS)以上に上昇し ないようにする。またスイッチSW16は端子TP11 圧は維持電圧(VS)であるのでオン状態のままでもよ い。時刻T15~T16までの時間は約0. 1 μ s であ る。

【0093】時刻T16から時刻T17まではスイッチ SW13がオン状態となることにより、端子TP1の電 圧は維持電圧(VS)にクランプされる。

【0094】つぎに時刻T17において、維持パルス電 圧を取り去るために、図16と同様に、スイッチSW1 3を開き、同時にスイッチSW12を閉じる。すると、 コイルL11、スイッチSW12を通して、端子TP1 50

はゼロ電圧に落ちてゆく。端子TP1の電圧が最小とな る時刻T18においてスイッチSW14を閉じ、端子T P1の電圧を零にクランプする。スイッチSW11は時 刻T18以前にオフとしておき、共振電流により再び端 子TP1の電圧が上昇に転じないようにする。時刻T1 7~T18までの時間は約0.2 μsである。

【0095】との第2の実施例では正極性のパルス電圧 を発生しているが、従来の駆動波形を示す図12では負 極性のバルスを用いている。本実施例において負極性の パルスを用いる場合は、電源端子TP2、TP11に印 加する電圧の極性を負電圧とし、さらにダイオードDD 11~DD16の極性を全て逆に接続すればよい。

【0096】以上のようにスイッチSW13にダイオー ドDD13を直列に接続することによりオーバーシュー トのある維持パルス電圧波形を生成することができるよ うになった。

【0097】との第2の実施例においては、オーバーシ ュート波形を発生する部分にも電力回収が実施されてい るため、第1の実施例以上に電力を節約できる利点があ る。

【0098】なお、図2(b)のスイッチSW16の動 作から判るようにスイッチSW16は常にオンのままで も良いので、図2(a)の回路図においてスイッチSW 16を短絡して、スイッチSW16を省いても良い。 [第3実施例] 図3(a)は本発明の第3の実施例の基 本回路図である。回路ブロックの構成は図13と同様で あり、走査側維持パルス発生回路46、維持側維持パル ス発生回路43に本発明の第3の実施例のプラズマディ スプレイパネルの駆動装置を適用する。

【0099】との第3の実施例の基本回路と動作を説明 する。図3(a)を参照すると、CP1はプラズマディ スプレイパネルの走査電極と維持電極間の等価静電容量 (約40nF)、CP21は電力回収用のコンデンサ (100μF)、SW21~SW24は高電圧のスイッ チ(450V、10ADC定格のFETを各5個並 列)、DD21~DD25はダイオード(DD21~D D24は450V、3ADC定格のダイオードを各5個 並列、DD25は450V、3ADC定格のダイオード を2個並列)、L21は電力回収用の第1のコイル(イ の電圧が維持電圧 (VS) 以上であり、端子TP1の電 40 ンダクタンス0.5 μ Hを4 個並列として合計 0.12 5μHで使用)、L22は電力回収用の第2のコイル (インダクタンス0.1μΗを2個並列として合計0. 05μHで使用)、TP1は図13に示した維持側維持 パルス発生回路43、または走査側維持パルス発生回路 46の出力端子、TP2は維持パルス電圧(VS=18 OV)を与える直流電源を接続する端子、TP21はオ ーバーシュートを収束するための直流電源を接続する端 子、TP22は回路動作を説明するために記したダイオ ードDD25のアノード側の端子である。

【0100】端子TP21に印加する電圧は維持電圧

(VS)以上であり、かつオーバーシュート電圧VSP 1を維持電圧(VS)に戻すことができる電圧に設定す る。回路の抵抗損がない理想的な状態では、端子TP2 1 に印加する直流電圧= V S + δ = V S + (V S P 1 -VS)/2とすればよい。実際には抵抗損があるため、 **δの値は(VSP1-VS)/2よりも1~4割減に設** 定する必要がある。本実施例ではVS=180V、VS P1=230VよりTP21=200Vとした。

23

【0101】図3(a)に示した回路の動作を図3

(b)の電圧波形図を参照して説明すると、まず時刻T 10 れ始める。 21においては、スイッチSW21はオフ、スイッチS \mathbb{W}_{2} 2 はオンまたはオフ、スイッチS \mathbb{W}_{2} 3 はオフ、ス イッチSW24はオンで端子TP1の電圧を零電圧にク ランプしている。

【0102】時刻T22においては、スイッチSW24 を閉じたままスイッチSW21を閉じてコイルL21に 電流を流しコイルL21にオーバーシュートを発生する ために必要なエネルギーを蓄積する。なお、このときス イッチSW21と並列に接続されているスイッチSW2 2はオンでもオフでもよい。時刻T22~T23までの 20 時間は約0.07 μ s である。

【0103】つぎに時刻T23において、維持パルスを 発生するためにスイッチSW24を開きコイルL21を 通してパネル容量CP1を充電する。このときも、スイ ッチSW21と並列に接続されているスイッチSW22 はオンでもオフでもよい。

【0104】時刻T24において、端子TP1の電圧が 直流電源の接続端子TP2の電圧(VS)に達する。と れ以降スイッチSW23を閉じてもよい。これはスイッ いるので、端子TP1の電圧が維持電圧(VS)以上の・ 時は端子TP1から端子TP2に向かって電流は流れな いためである。なお、時刻T24以降では、端子TP1 の電圧は維持電圧(VS)以上に上昇する。これは時刻 T22~時刻T23の間にコイルL21に流した電流に よる磁気エネルギーが余分にあるためである。

【0105】とのとき、従来は図16に示したように、 ダイオードDD113がスイッチSW113に並列に挿 入されていたために端子TP1の電圧は維持電圧(V S)以上に上がることはできなかった。しかし本実施例 40 では図3(a)に示したようにスイッチSW23と直列 にダイオードDD23が挿入されている。しかもダイオ ードDD23のカソードが端子TP1に接続されている ため、端子TP1の電圧はVS以上に上昇することがで きるようになった。

【0106】時刻T25で端子TP1の電圧は最高値V SP1となり、コイルL21を流れる電流は零となる。 これ以降スイッチSW21はオフとして電力回収コンデ ンサCP21からパネル等価静電容量CP1への結合を 切る。ただしダイオードDD21が挿入してあるので、 50 【0114】との第3の実施例では正極性のバルス電圧

時刻T25以降もオンのままでもよい。また時刻T25 以前にスイッチSW22はオフ状態としてパネル容量C Plから電力回収コンデンサCP2lへの電流の逆流を 防止する。時刻T23~T25までの時間は約0.2 μ sである。

【 0 1 0 7 】時刻T24~T25において端子TP22 の電圧が端子TP21の電圧(VS+S)以上となると ダイオードDD25が導通し端子TP22の電圧は端子 TP21の電圧にクランプされコイルL22に電流が流

【0108】コイルL21の起電力がなくなる時点(時 刻T25)で端子TP1の電圧はVSP1まで上昇して いる。時刻T25以降コイルL22より端子TP21に 向かって電流が流れ始め、コイルL22とパネル容量C P1の直列共振が始まる。ただし、ことではこの共振回 路に直列に、VS+δの電圧を持つ直流電源が端子TP 21を通して接続されているので共振の振幅は電圧 (V SP1-VS)となる。この共振により端子TP1の電 圧はVSP1よりVSに下降する。

【0109】時刻T26において端子TP1の電圧が維 持電圧(VS)となると、スイッチSW23,ダイオー ドDD23を通して、端子TP1の電圧は端子TP2の 電圧、すなわち維持電圧(VS)にクランプされる。時 刻T26から時刻T27まではスイッチSW23がオン 状態となることにより、端子TP1の電圧は維持電圧 (VS) にクランプされる。時刻T25~T26までの 時間は約0.1 μs である。

【0110】つぎに、本実施例ではコイルL21に電力 を余分にため込む方法を利用して、維持パルス電圧を取 チSW23にはダイオードDD23が直列に挿入されて 30 り去る場合に従来の電圧波形を示す図17における端子 TP1の電圧波形にある電圧のギャップ△V2をなくす ようにした。

> 【0111】すなわち、時刻T27においてスイッチS ₩23を閉じたまま、スイッチS₩22を閉じることに より余分の電流をコイルL21に流し、余分の磁気エネ ルギーをコイルL21に蓄積する。

【0112】その後、時刻T28においてスイッチSW 23を開く。すると、コイルL21、ダイオードDD2 2、スイッチSW22を通して、端子TP1はゼロ電圧 に落ちてゆく。このとき、時刻T27から時刻T28の 間にコイルに余分に蓄積されたエネルギーにより回路内 での抵抗による電力損失が補われ、端子TP1の電圧は ゼロまで下降できるようになる。時刻T28~T29ま での時間は約0.2μsである。

【0113】端子TP1の電圧が零となる時刻T29に おいてスイッチSW24を閉じ、端子TP1の電圧を零 にクランプする。なお、スイッチSW21は時刻T29 以前にオフとしておき、共振電流により再び端子TP1 の電圧が上昇に転じないようにする。

を発生しているが、従来の駆動波形を示す図12では負 極性のバルス用いている。本実施例において負極性のバ ルスを用いる場合は、電源端子TP2、TP21に印加 する電圧の極性のみを負電圧とし、さらにダイオードD D21~DD25の極性を全て逆に接続すればよい。

25

【0115】以上のようにスイッチSW23にダイオー ドDD23を直列に接続することによりオーバーシュー トのある維持パルス電圧波形を生成することができるよ うになった。

【0116】この第3の実施例においては、オーバーシ 10 ュート波形を発生する部分にも電力回収が実施されてい るため、第1の実施例以上に電力を節約できる利点があ る。また、第2の実施例に比べて回路が簡素化される利 点がある。

[第4実施例] 図4 (a) は本発明の第4の実施例の基 本回路図である。回路ブロックの構成は図13と同様で あり、走査側維持バルス発生回路46、維持側維持バル ス発生回路43に本発明の第4の実施例のプラズマディ スプレイパネルの駆動装置を適用する。

する。図4(a)を参照すると、CP1はプラズマディ スプレイパネルの走査電極と維持電極間の等価静電容量 (約40nF)、CP31は電力回収用のコンデンサ (100μF)、SW31~SW34は高電圧のスイッ チ(450V、10ADC定格のFETを各5個並 列)、DD31~DD35はダイオード(DD31~D D34は450V、3ADC定格のダイオードを各5個 並列、DD35は450V、3ADC定格のダイオード を2個並列)、L31は電力回収用のコイル(インダク タンス0. 5 μ Η を 4 個並列として合計 0. 1 2 5 μ Η 30 で使用)、R31は電流ダンピング用の抵抗(3.3 Ω、3Wを3個並列)、TP1は図13に示した維持側 維持バルス発生回路43、または走査側維持バルス発生 回路46の出力端子、TP2は維持パルス電圧(VS) を与える直流電源を接続する端子、TP31は回路動作 を説明するために記したダイオードDD35のアノード 側の端子である。なお、以下で動作を説明するが、ダイ オードDD31はソフトリカバリタイプのダイオードと する。

【0118】図4(a)に示した回路の動作を図4

(b)の電圧波形図を参照して説明すると、まず時刻T 31においては、スイッチS₩31はオフ、スイッチS W32はオンまたはオフ、スイッチSW33はオフ、ス イッチSW34はオンで端子TP1の電圧を零電圧にク ランプしている。

【0119】時刻T32においては、スイッチSW34 を閉じたままスイッチSW31を閉じてコイルL31に 電流を流しコイルL31にオーバーシュートを発生する ために必要なエネルギーを蓄積する。なお、このときス イッチSW31と並列に接続されているスイッチSW3 50 を印加する。時刻T42から時刻T44までの時間は

2はオンでもオフでもよい。時刻T32~T33までの 時間は約0.07μsである。

【0120】つぎに時刻T33において、維持パルスを 発生するためにスイッチSW34を開きコイルL31を 通してパネル容量CPlを充電する。このときも、スイ ッチSW31と並列に接続されているスイッチSW32 はオンでもオフでもよい。

【0121】時刻T34において、端子TP1の電圧が 直流電源の接続端子TP2の電圧(VS)に達する。と れ以降スイッチSW33を閉じてもよい。これはスイッ チSW33にはダイオードDD33が直列に挿入されて いるので、端子TP1の電圧が維持電圧(VS)以上の 時は端子TP1から端子TP2に向かって電流は流れな いためである。なお、時刻T34以降では、端子TP1 の電圧は維持電圧(VS)以上に上昇する。これは時刻 T32~時刻T33の間にコイルL31に流した電流に よる磁気エネルギーが余分にあるためである。

【0122】とのとき、従来は図16に示したように、 ダイオードDD113がスイッチSW113に並列に挿 【0117】この第4の実施例の基本回路と動作を説明 20 入されていたために端子TP1の電圧は維持電圧(V-S)以上に上がることはできなかった。しかし本実施例 では図4(a)に示したようにスイッチSW33と直列 にダイオードDD33が挿入されている。しかもダイオ ードDD33のカソードが端子TP1に接続されている ため、端子TP1の電圧はVS以上に上昇することがで きる。

> 【0123】時刻T35で端子TP1の電圧は最高値V SP1となり、コイルL31を流れる電流は零となる。 なお、時刻T35以前にスイッチSW32はオフ状態と してバネル容量CP1から電力回収コンデンサCP31 への直接の電流逆流を防止する。時刻T33~T35ま での時間は約0.2μsである。

【0124】時刻T35においてコイルL31の起電力 がなくなると端子TP31の電圧はコンデンサCP31 に蓄積されている電圧であるVS/2より上昇を始め る。これはダイオードDD31は図5に特性を示すソフ トリカバリタイプのダイオードを使用しているため、順 方向電圧が取り去られその後逆方向電圧が印加される と、しばらくは逆方向に電流を流すことができるためで 40 ある。

【0125】図5においてソフトリカバリダイオードの 特性をさらに詳細に説明する。当初時刻T41において ダイオードに順方向電圧VF(1~2V)を印加する。 これによりダイオードには順方向電流 I F が流れる。こ の電流値はダイオードの定格により様々であるが、プラ ズマディスプレイパネルの駆動回路に用いるような製品 では1~10A程度が多い。

【0126】時刻T42において順方向電圧を取り去り 始め、時刻T43を経て、時刻T44で逆方向電圧VB

28

 1マイクロ秒とする。またIF=IB=500mA とする。このとき、髙速タイプのダイオードではWF1

で示すような逆方向電流(t1=0.1マイクロ秒程)

度)が流れるのに対し、ソフトリカバリタイプではWF 2で示すような逆方向電流(t2=0.3マイクロ秒程 度)が流れる。

【0127】図4の説明に戻って、さらに説明を行う。 時刻T35において端子TP1の電圧はVSP1まで上 昇しているのでコイルL31よりコンデンサCP31に むかって逆方向の電流が流れ始め、再びコイルL31と 10 ドDD33を直列に接続することによりオーバーシュー パネル容量CP1の直列共振が始まる。

【0128】ただし、ここではダイオードDD31がソ フトリカバリタイプのため最初は電流が流れるが、次第 にコンデンサCP31に流れ込む電流は減少する。ま た、この共振により端子TP1の電圧はVSP1よりV Sにむけて下降する。

【0129】時刻T36において端子TP1の電圧が維 持電圧(VS)となると、スイッチSW33, ダイオー FDD33を通して、端子TP1の電圧は端子TP2の 電圧、すなわち維持電圧(VS)にクランプされる。時 20 刻T36から時刻T37まではスイッチSW33がオン 状態となることにより、端子TP1の電圧は維持電圧 (VS) にクランプされる。時刻T35~T36までの 時間は約0.1 µ s である。

【0130】一方、時刻T36以降、ソフトリカバリダ イオードDD31がオフとなるため、コイルL31の余 分なエネルギーはダイオードDD35、抵抗R31、ス イッチSW33、ダイオードDD33を通して消費され る。このため、端子TP31の電圧は一旦VS以上に増 大した後VSまで下降して落ち着く。

【0131】つぎに、本実施例では第3の実施例と同じ く、コイルL31に電力を余分にため込む方法を利用し て、維持バルス電圧を取り去る場合に従来の電圧波形を 示す図17における端子TP1の電圧波形にある電圧の ギャップ△V2をなくすようにした。

【0132】すなわち、時刻T37においてスイッチS ₩33を閉じたまま、スイッチS₩32を閉じるととに より余分の電流をコイルL31に流し、余分の磁気エネ ルギーをコイルL31に蓄積する。

【0133】その後、時刻T38においてスイッチSW 33を開く。すると、コイルL31、ダイオードDD3 2、スイッチSW32を通して、端子TP1はゼロ電圧 に落ちてゆく。このとき、時刻T37から時刻T38の 間にコイルに余分に蓄積されたエネルギーにより回路内 での抵抗による電力損失が補われ、端子TP1の電圧は ゼロまで下降できるようになる。時刻T38~T39ま での時間は約0.2μsである。

【 0 1 3 4 】端子TP1の電圧が零となる時刻T39に おいてスイッチSW34を閉じ、端子TP1の電圧を零 にクランプする。なお、スイッチSW31は時刻T39

以前にオフとしておき、共振電流により再び端子TP1 の電圧が上昇に転じないようにする。

【0135】との第4の実施例では正極性のパルス電圧 を発生しているが、従来の駆動波形を示す図 1 2 では負 極性のバルス用いている。本実施例において負極性のバ ルスを用いる場合は、電源端子TP2に印加する電圧の 極性のみを負電圧とし、さらにダイオードDD31~D D35の極性を全て逆に接続すればよい。

【0136】以上のようにスイッチSW33にダイオー トのある維持パルス電圧波形を生成することができるよ うになった。

【0137】との第4の実施例においては、オーバーシ ュート波形を発生する部分にも電力回収が実施されてい るため、第1の実施例以上に電力を節約できる利点があ る。また、第3の実施例の端子TP21に接続するべき 直流電源が省略できるので回路が簡素化される利点があ

[第5実施例] 図6 (a) は本発明の第5の実施例の基 本回路図である。回路ブロックの構成は図18と同様で あり、維持パルス発生回路48に本発明の第5の実施例 のプラズマディスプレイパネルの駆動装置を適用する。 【0138】この第5の実施例の基本回路と動作を説明 する。図6(a)を参照すると、CP1はプラズマディ スプレイパネルの走査電極と維持電極間の等価静電容量 (約40nF)、SW51~SW54は出力端子TP 3, TP4を接地電圧、または維持パルス電圧にクラン プするための高電圧スイッチ(450V、10ADC定 格のFETを各5個並列)、SW55,SW56は電力 回収用の高電圧スイッチ(450V、10ADC定格の FETを各5個並列)、DD51~DD54は電圧クラ ンプを防止するためのダイオード(450V、3ADC 定格のダイオードを各5個並列)、DD55、DD56. は電力回収用のダイオード(450V、3ADC定格の ダイオードを各5個並列)、L51は電力回収用のコイ ル(インダクタンス0.5μΗを5個並列として合計 0. 1 μ H で使用)、 R 5 1 は ダンピング用の抵抗 (1) kΩ、3Wを5個並列接続)、TP3, TP4は図18 に示した維持パルス発生回路48の出力端子、TP5は 40 維持パルス電圧 (-VS=-180V) を与える直流電 源を接続する端子である。本実施例は第1~第4の実施 例と異なり負極性の維持パルスを発生する回路で説明す る。

【0139】図6(a)に示した回路の動作を図6

(b)の電圧波形図を参照して説明すると、まず時刻T 51においては、スイッチSW51はオンで端子TP3... の電圧を零電圧にクランプしており、スイッチSW52 はオフ、スイッチSW53はオフ、スイッチSW54は オンで端子TP4の電圧を維持電圧(-VS)にクラン 50 プしており、電力回収用のスイッチSW55はオンまた

はオフ、スイッチSW56はオフである。

【0140】つぎに時刻T52においてスイッチSW5 6を閉じ、スイッチSW51、スイッチSW54を通し て、コイルL51に電流を流しコイルL51にオーバー シュートを発生するためのエネルギーを蓄える。時刻T 52~T53までの時間は約0.07μsである。

29

【0141】つぎに時刻T53において、スイッチSW 51, S ₩ 5 4 を 開き、パネルの 静電容量 C P 1 に 充電 されていた電荷をスイッチSW56、ダイオードDD5 6, コイル L 5 1 を 通して 放電 し、 この 閉回路 に 共振電 10 流を流す。

【0142】つぎに時刻T54において端子TP3と端 子TP4の間、すなわちパネル容量CP1の両端には維 持電圧(-VS)を越えるオーバーシュート電圧が現れ る。とれは時刻T52から時刻T53の間にコイルL5 1 に蓄えられたエネルギーが放出されることにより発生 する。バネル容量CP1の両端には維持電圧(-VS) を越えるオーバーシュート電圧が現れるため、時刻T5 4以降、クランプ用のスイッチSW52、SW53をオ ンとして良い。

【0143】つぎに時刻T55において端子TP3と端 子TP4の間、すなわちパネル容量CP1両端のオーバ ーシュート電圧は最大値となる。なお、この時刻T55 以後は共振電流の向きが逆転するため、逆方向の共振電 流が流れ続けないように、時刻T55以前にスイッチS W55は開いておく。時刻T53~T55までの時間は 約0.2 μs である。従来はクランプ防止用のダイオー ドDD52, DD53なしで動作したが、オーバーシュ ートを発生させるために本実施例ではこれらのダイオー ドを挿入することが必須となる。スイッチとして後述す 30 るFET(電界効果トランジスタ)を用いる場合、本体 のスイッチ機能に対して並列に寄生ダイオードが付随す るので、FETをスイッチ素子に用いる場合はこれらの ダイオードDD52、DD53は必須となる。

【0144】時刻T55以降は、ダイオードDD56に ソフトリカバリダイオードを使用しておけば、逆方向に 弱い共振電流が流れ、時刻T56においてパネル容量C P1の両端の電圧差はVSに等しくなる。時刻T55~ T56までの時間は約0.1μsである。

流れ終わると、この時刻以前においてスイッチSW5 2. SW53を閉じておくことにより、端子TP3は維 持パルス電圧(-VS)にクランプされ、端子TP4は 零電圧にクランプされる。なおコイルL51にエネルギ ーが残っている場合は抵抗R51で消費される。

【0146】つぎに再度維持パルス電圧の極性を反転さ せる過程を説明する。まず時刻T57において、スイッ チSW55を閉じ、スイッチSW52,SW53を通し て、コイルL51に電流を流しコイルL51にオーバー シュートを発生するためのエネルギーを蓄える。時刻T 50 スイッチの動作タイミングを変更することによりオーバ

57~T58までの時間は約0.07μsである。

【0147】つぎに時刻T58において、スイッチSW 52, SW53を開き、パネルの静電容量CP1に充電 されていた電荷をスイッチSW55、ダイオードDD5 5. コイルL51を通して放電し、この閉回路に共振電 流を流す。

【0148】つぎに時刻T59において端子TP3と端 子TP4の間、すなわちパネル容量CP1の両端には維 持電圧 (- VS) を越えるオーバーシュート電圧が現れ る。これは時刻T57から時刻T58の間にコイルL5 1に蓄えられたエネルギーが放出されることにより発生 する。パネル容量CP1の両端には維持電圧(-VS) を越えるオーバーシュート電圧が現れるため、時刻T5 9以降、クランプ用のスイッチSW51, SW54をオ ンとして良い。

【0149】つぎに時刻T60において端子TP3と端 子TP4の間、すなわちパネル容量CP1両端のオーバ . ーシュート電圧は最大値となる。なお、この時刻T60 以後は共振電流の向きが逆転するため、逆方向の共振電 20 流が流れ続けないように、時刻T60以前にスイッチS W56は開いておく。時刻T58~T60までの時間は 約0.2μsである。

【0150】従来はクランプ防止用のダイオードDD5 1, DD54なしで動作したが、オーバーシュートを発 生させるために本実施例ではこれらのダイオードを挿入 することが必須となる。スイッチとして後述するFET (電界効果トランジスタ)を用いる場合、本体のスイッ チ機能に対して並列に寄生ダイオードが付随するので、 FETをスイッチ素子に用いる場合はこれらのダイオー ドDD51, DD54は必須となる。

【0151】時刻T60以降は、ダイオードDD55に ソフトリカバリダイオードを使用しておけば、逆方向に 弱い共振電流が流れ、時刻T61においてパネル容量C P1の両端の電圧差はVSに等しくなる。時刻T60~ T61までの時間は約0.1μsである。

【0152】時刻T61において上記の弱い共振電流が 流れ終わると、この時刻以前においてスイッチSW5 1, SW54を閉じておくことにより、端子TP3は零 電圧にクランプされ、端子TP4は維持パルス電圧(一 【0145】時刻T56において上記の弱い共振電流が 40 VS)にクランプされる。なおコイルL51にエネルギ ーが残っている場合は抵抗R51で消費される。

> 【0153】との第5の実施例では負極性のパルス電圧 を発生しているが、正極性のパルス電圧を発生すること もできる。この場合は端子TP5に正極性の電源を接続 し、さらにダイオードDD51~DD56の向きを反対 にすればよい。

> 【0154】以上のようにダイオードDD55、DD5 6にソフトリカバリダイオードを用い、またコイルし5 1に並列にダンピング抵抗R51を接続するとともに、

32

ーシュートのある維持パルス電圧波形を連続して生成することができるようになった。

31

[第6実施例] 図7(a)は本発明の第6の実施例の基本回路図である。回路ブロックの構成は図18と同様であり、維持パルス発生回路48に本発明の第6の実施例のプラズマディスプレイバネルの駆動装置を適用する。本実施例は、第5の実施例の一部を変形したものである。よって、第5の実施例と異なる部分をより詳しく説明する。

【0155】 この第6の実施例の基本回路を示す図7 (a)を参照すると、第5の実施例で用いていたダンピング用の抵抗R51がなくなり、かわりにダンピング用のダイオードDD57、DD58 (450V、3ADC 定格のダイオードを各2個並列)が追加されている。また、この変更に対応してコイルL51の定格を変更する(インダクタンス0.3 μ Hを3個並列として合計0.1 μ Hで使用)とともにコイルL52が追加(インダクタンス0.3 μ Hを3個並列として合計0.1 μ Hで使用)されている。

【0156】図7(a) に示した回路の動作を図7

(b)の電圧波形図を参照して説明すると、まず時刻T51においては、スイッチSW51はオンで端子TP3の電圧を零電圧にクランプしており、スイッチSW52はオフ、スイッチSW53はオフ、スイッチSW54はオンで端子TP4の電圧を維持電圧(-VS)にクランプしており、電力回収用のスイッチSW55はオンまたはオフ、スイッチSW56はオフである。

【0157】つぎに時刻T52においてスイッチSW56を閉じ、スイッチSW51、スイッチSW54を通して、コイルL52に電流を流しコイルL52にオーバーシュートを発生するためのエネルギーを蓄える。時刻 $T52\sim T53$ までの時間は約 0.07μ sである。

【0158】つぎに時刻T53において、スイッチSW51、SW54を開き、パネルの静電容量CP1に充電されていた電荷をスイッチSW56、ダイオードDD56,コイルL52を通して放電し、この閉回路に共振電流を流す。

【0159】つぎに時刻T54において端子TP3と端子TP4の間、すなわちパネル容量CP1の両端には維持電圧(-VS)を越えるオーバーシュート電圧が現れ 40 る。パネル容量CP1の両端には維持電圧(-VS)を越えるオーバーシュート電圧が現れるため、時刻T54以降、クランプ用のスイッチSW52、SW53をオンとして良い。

【0160】つぎに時刻T55においてパネル容量CP1の両端にはオーバーシュート電圧の最大値が現れる。時刻T55以後は共振電流の向きが逆転するため、逆方向の共振電流が流れ続けないように、時刻T55以前にスイッチSW55は開いておく。時刻T53~T55までの時間は約0.2μsである。

【0161】なお従来はクランプ防止用のダイオードDD52, DD53がなくても動作したが、オーバーシュートを発生させるために本実施例ではこれらのダイオードを挿入することが必須となる。

【0162】時刻T55以降は、ダイオードDD56にソフトリカバリダイオードを使用しておけば、逆方向に弱い共振電流が流れ、時刻T56においてパネル容量CP1の両端の電圧差はVSに等しくなる。時刻T55~T56までの時間は約0.1μsである。

10 【0163】時刻T56において上記の弱い共振電流が流れ終わると、この時刻以前においてスイッチSW52, SW53を閉じておくことにより、端子TP3は維持パルス電圧(-VS)にクランプされ、端子TP4は零電圧にクランプされる。

【0164】なおコイルL52に残ったエネルギーは時刻T55~T56の間にコイルL52に流れる電流の方向が、コイルL52からダイオードDD56に向けた方向であったことから、この方向に流れる電流として消費される。すなわち、コイルL52、ダイオードDD58、スイッチSW53の向きにこの関回路に電流が流

20 8,スイッチSW53の向きに、この閉回路に電流が流れ電力として消費される。

【0165】つぎに再度維持パルス電圧の極性を反転させる。まず時刻T57において、スイッチSW55を閉じ、スイッチSW52,SW53を通して、コイルL51に電流を流しコイルL51にオーバーシュートを発生するためのエネルギーを蓄える。時刻T57~T58までの時間は約 0.07μ Sである。

【0166】つぎに時刻T58において、スイッチSW52,SW53を開き、パネルの静電容量CP1に充電 されていた電荷をスイッチSW55、ダイオードDD55、コイルL51を通して放電し、との閉回路に共振電流を流す。

【0167】つぎに時刻T59においてバネル容量CP 1の両端には維持電圧(-VS)を越えるオーバーシュート電圧が現れる。時刻T59以降、クランプ用のスイッチSW51, SW54をオンとして良い。

【0168】つぎに時刻T60においてパネル容量CP 1の両端にはオーバーシュート電圧の最大値が現れる。 時刻T60以後は共振電流の向きが逆転するため、逆方 向の共振電流が流れ続けないように、時刻T60以前に スイッチSW56は開いておく。時刻T58~T60ま での時間は約0.2μsである。

【0169】なお従来はクランプ防止用のダイオードDD51、DD54がなくても動作したが、オーバーシュートを発生させるために本実施例ではこれらのダイオードを挿入することが必須である。

【0170】時刻T60以降は、ダイオードDD55に ソフトリカバリダイオードを使用しておけば、逆方向に 弱い共振電流が流れ、時刻T61においてパネル容量C 50 P1の両端の電圧差はVSに等しくなる。時刻T60~ T61までの時間は約0.1μsである。

【0171】時刻T61において上記の弱い共振電流が 流れ終わると、この時刻以前においてスイッチSW5 1, SW54を閉じておくことにより、端子TP3は零 電圧にクランプされ、端子TP4は維持パルス電圧(一 VS) にクランプされる。

33

【0172】なおコイルL51に残ったエネルギーは時 刻T60~T61の間にコイルL51に流れる電流の方 向が、コイルL51からダイオードDD55に向けた方 向であったことから、この方向に流れる電流として消費 10 される。すなわち、コイルL51,ダイオードDD5 7, スイッチSW51の向きに、との閉回路に電流が流 れ電力として消費される。

【0173】との第6の実施例では負極性のパルス電圧 を発生しているが、正極性のパルス電圧を発生すること・ もできる。この場合は端子TP5に正極性の電源を接続 し、さらにダイオードDD51~DD58の向きを反対 にすればよい。

【0174】以上のようにダイオードDD55,DD5 6にソフトリカバリダイオードを用い、またコイルL5 20 マディスプレイパネルの電極配置図である。 1、コイルL52の一端にダンピング用のダイオードD D57、DD58を接続するとともに、スイッチの動作 タイミングを変更することによりオーバーシュートのあ る維持パルス電圧波形を連続して生成することができる ようになった。

【0175】なお以上の実施例で用いたスイッチとして は、図8に示す製品を使うことができる。図8(a)は NチャンネルのFET (電界効果トランジスタ)、図8 (b) はPチャンネルのFET、図8(c)はNPN型 のバイポーラトランジスタ、図8(d)はPNP型のバ 30 た図である。 イポーラトランジスタである。あるいはこれ以外のスイー ッチ素子(真空管、サイリスタなど)を用いてもよい。 【0176】また本実施例を用いて駆動する対象は3電 極型のACメモリー型プラズマディスプレイパネルにか ぎらず、対向放電型のACプラズマディスプレイパネル や、DC型のプラズマディスプレイパネルの駆動にも用 いるととができる。

[0177]

【発明の効果】以上説明したように、本発明によれば効 率よく電力回収を行いながら、髙効率の駆動波形を用い 40 成図である。 てプラズマディスプレイパネルの駆動を行うことができ るので、プラズマディスプレイパネルの駆動を行うのに 必要な消費電力をさらに低減できる。

【図面の簡単な説明】

【図1】(a)は本発明の第1の実施例の回路図、

(b) は本発明の第1の実施例の回路の各スイッチの動 作と電圧波形を示す図である。

【図2】(a)は本発明の第2の実施例の回路図、

(b)は本発明の第2の実施例の回路の各スイッチの助 作と電圧波形を示す図である。

【図3】(a)は本発明の第3の実施例の回路図、

(b) は本発明の第3の実施例の回路の各スイッチの動 作と電圧波形を示す図である。

【図4】(a)は本発明の第4の実施例の回路図、

(b) は本発明の第4の実施例の回路の各スイッチの動 作と電圧波形を示す図である。

【図5】ソフトリカバリダイオードの特性を説明する図 である。

【図6】(a)は本発明の第5の実施例の回路図、

(b) は本発明の第5の実施例の回路の各スイッチの動 作と電圧波形を示す図である。

【図7】(a)は本発明の第6の実施例の回路図、

(b) は本発明の第6の実施例の回路の各スイッチの動 作と電圧波形を示す図である。

【図8】スイッチ素子の例である。

【図9】本発明の適用対象である公知のACメモリー・ 面放電型プラズマディスプレイパネルの構造を示す図で (a)は平面図、(b)はx-x'断面図である。

【図10】図9に示したACメモリー・面放電型プラズ

【図11】サブフィールド法による駆動シーケンスの説 明図である。

【図12】ACメモリー・面放電型プラズマディスプレ イパネルの駆動波形の1例である。

【図13】ACメモリー・面放電型プラズマディスプレ イパネルの駆動回路のブロック図である。

【図14】維持バルスを発生するための従来の電力回収 回路付きの維持バルス発生回路の基本構成図である。

【図15】図14の動作説明のためのタイミングを示し

【図16】ACメモリー・面放電型プラズマディスプレ イバネルの駆動回路の第2の従来例である。

【図17】図16の動作説明のためのタイミングを示し た図である。

【図18】ACメモリー・面放電型プラズマディスプレ イパネルの駆動回路の第3の従来例のブロック図であ る。

【図19】維持パルスを発生するための従来の電力回収 回路付きの維持パルス発生回路の第3の従来例の基本構

【図20】図19の動作説明のためのタイミングを示し た図である。

【図21】プラズマディスプレイパネルを高効率で駆動 する駆動波形の例である。

【符号の説明】

10 プラズマディスプレイパネル

11 第1 絶縁基板

12 第2絶縁基板

13a, C1, C2, ···, Cm 維持電極

50 13b, S1, S2, · · · , Sm 走査電極

* 13c 金属電極

14, D1, D2, ···, Dn-1, Dn 列電極

35

15 放電ガス空間

16 隔壁

17 蛍光体

18a, 18b 絶縁層

19 保護層

20 画素

21 シール部

31、32 維持パルス

33 走査パルス

34 データパルス

35 消去パルス

36 予備放電パルス

37 予備放電消去パルス

41 画素群

42 予備放電バルス発生回路

43 維持側維持パルス発生回路

44 消去パルスなどの発生回路

45 走査パルス発生回路

46 走査側維持パルス発生回路

* 47 混合回路

48 維持パルス発生回路

CP1 プラズマディスプレイパネルの等価静電容量

36

CP2, CP11, CP21, CP31, CP101,

CP111コンデンサ

CP102 外部静電容量

DD1~DD4, DD11~DD16, DD21~DD

25, DD31~DD35, DD51~DD58, DD

101~DD104, DD1111~DD114, DD1

10 25, DD126 ダイオード

L1 , L11, L12, L21, L31, L51, L

52, L101, L111, L121 コイル

R31, R51 抵抗

 $SW1\sim SW4$, $SW11\sim SW16$, $SW21\sim SW$

24, SW31~SW34, SW51~SW56, SW

101~SW104, SW111~SW114, SW1

21~SW126 スイッチ


SF1~SF6 サブフィールド

TP1~TP5, TP11, TP21, TP22, TP


20 31 端子


*


【図1】




【図2】
















13a:維持電極 14:列電極 13b:走査電極 16:隔壁 13c:金属電極 20:画素(OII)




10:プラズマディスプレイパネル 14:列電極 11:第1施線基板 15:放電ガス空間


【図14】



【図16】




【図13】




13a:維持電極 13b:走査電極 10:プラズマディスプレイパネル


【図15】



【図17】



【図18】




1 3 a : 維持電極


1 3 b:走査電包

10:プラズマディスプレイパネル

【図20】



【図19】



【図21】

